



Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»

Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Цифрова схемотехніка

Лабораторна робота №3

«Знайомство з середовищем моделювання ModelSim»

Виконав: студент 2 курсу ФІОТ, гр. ІО-41

Давидчук А. М.

Залікова книжка № 4106

Перевірив: *Нікольський С. С.*

Тема: «Знайомство з середовищем моделювання ModelSim».

Хід роботи

Код напівсуматора мовою Verilog:

```
1 // half_add.v
2 `timescale 1 ns/1 ps
3 //-----
4 module half_add (S, C, A, B);
5     output S, C;
6     input A, B;
7     wire S, C;
8     assign C = A & B;
9     assign S = A ^ B;
10 endmodule
```

А також файл тестових стимулів (Stim.do):

```
1 force A 0 0ps, 0 20ps, 1 40ps, 1 60ps;
2 force B 0 0ps, 1 20ps, 0 40ps, 1 60ps;
```

Тут вказую часові проміжки саме в пікосекундах, бо роздільність для мого проекту (тривалість кроку) дорівнює 1 пікосекунда. Компілюю проект, підключаю Stim.do, та виконую симуляцію (змінюю вхідні аргументи, та фіксую значення виходів напівсуматора). Отримую таку часову діаграму:




Рис. 1: Загальне фото проекту




Рис. 2: Часова діаграма роботи напівсуматора

Порівняємо значення виходів в часових діаграмах зі таблицею істинності напівсуматора:

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Табл. 1: Таблиця істинності напівсуматора: $S = A \oplus B$, $C = A \cdot B$

Як бачимо значення співпадають, що свідить про коректність симуляції та функціонування елементів.

Висновок

У ході лабораторної роботи було виконано ознайомлення з середовищем моделювання ModelSim та відпрацьовано базовий цикл роботи з HDL-проєктом: створення проєкту, додавання та компіляція Verilog-модуля, запуск симуляції, підключення файлу тестових стимулів (Stim.do) і аналіз часових діаграм. Було реалізовано напівсуматор на мові Verilog, де вихід переносу визначається як $C = A \cdot B$, а вихід суми як $S = A \oplus B$. За результатами моделювання отримані часові діаграми, що повністю відповідають таблиці істинності напівсуматора для всіх комбінацій вхідних сигналів A та B . Таким чином, підтверджено коректність реалізованої логічної схеми та засвоєно практичні навички налаштування й проведення моделювання в ModelSim.